Imec memperkenalkan materi 2-D dalam roadmap penskalaan perangkat logika
Electronics

Imec memperkenalkan materi 2-D dalam roadmap penskalaan perangkat logika


oleh Iuliana Radu, Zuhair Ahmed, Inge Asselberghs, Dennis Lin dan Quentin Smets, IMEC

Gambar TEM dari perangkat 2D yang dibuat dengan proses 300mm. Kredit: imec

Penskalaan berkelanjutan dari transistor berbasis Si ditantang oleh efek saluran pendek yang membatasi penskalaan panjang gerbang lebih lanjut. Transistor efek medan (FET) dengan logam transisi semikonduktor dichalcogenides (MX2, seperti WS2 atau MoS2) sebagai janji saluran semikonduktor namun relatif kebal terhadap efek saluran pendek ini. FET dengan saluran semikonduktor 2-D menjanjikan kemampuan untuk membuat saluran tipis secara atomik yang dikombinasikan dengan kemampuan teoritis untuk mempertahankan mobilitas pembawa yang lebih tinggi — tidak tergantung pada ketebalan saluran. Kedua sifat ini memberi tegangan gerbang kontrol elektrostatis yang lebih baik atas saluran. Iuliana Radu, direktur program di imec, mengatakan, “2-D-FET dianggap kandidat utama untuk lebih memperluas peta jalan penskalaan perangkat logika. Tim kami di imec telah menetapkan tempat untuk mengadopsi semikonduktor 2-D ini ke dalam aliran integrasi 300mm— persyaratan utama untuk adopsi industri. Kami juga memperoleh langkah maju yang signifikan dalam meningkatkan kinerja perangkat dan dalam membangun pemahaman mendasar. ”

Memperluas peta jalan penskalaan perangkat logika dengan 2-D-FETs: analisis DTCO

“Dengan menggunakan kerangka kerja pengoptimalan teknologi desain (DTCO) kami, kami menunjukkan bagaimana transistor dengan saluran semikonduktor 2-D dapat memperluas peta jalan penskalaan logika,” kata Zubair Ahmed, peneliti imec dan penulis pertama makalah tentang DTCO. “Evaluasi power-performance-area (PPA) level sirkuit pada 2nm menunjukkan misalnya bahwa perangkat dalam konfigurasi 2-D-nanosheet bertumpuk mengungguli perangkat berbasis Si dan memiliki footprint yang berkurang.” Dalam model tersebut, tim menggunakan asumsi realistis sebanyak mungkin berdasarkan data eksperimen.

Platform 300mm untuk Gerbang Ganda 2-D-FET

Beberapa tahun yang lalu, imec memulai pekerjaan pencarian jalan pada integrasi 300mm dari perangkat WS2- dan MoS2-FET — persyaratan utama untuk adopsi industri. Inge Asselberghs, manajer program Logika Eksplorasi di imec dan penulis pertama makalah tentang integrasi 300mm: “Pekerjaan ini telah menghasilkan kendaraan uji 300mm yang unik untuk 2-D-FET, memungkinkan pembuatan perangkat yang berfungsi dengan panjang gerbang hingga 18nm . Aliran digunakan untuk mempelajari dampak dari berbagai kondisi pemrosesan, seperti deposisi saluran dan proses transfer. ” Tim juga mengidentifikasi tantangan yang tersisa, termasuk kualitas pertumbuhan 2-D, pembentukan dielektrik gerbang, doping dan resistensi kontak.

Dalam pekerjaan yang disebutkan di atas, struktur perangkat dengan gerbang ganda diimplementasikan. Ini adalah pemungkin penting untuk meningkatkan kontrol elektrostatis. “Kami menunjukkan secara eksperimental bahwa 2-D-FET dengan gerbang atas dan belakang yang terhubung mengungguli rekan satu gerbang dalam hal arus penggerak, transkonduktansi, dan ayunan sub-ambang — metrik penting untuk mengevaluasi efek saluran pendek,” jelas Dennis Lin, ilmuwan utama di imec dan penulis pertama makalah tentang dual-gated 2-D-FETs. Konsep gerbang ganda juga menunjukkan janji menuju operasi MOS (CMOS) komplementer.

Sumber variabilitas

Pekerjaan integrasi dan kinerja perangkat dilengkapi dengan studi variabilitas pertama dari satu set besar perangkat 2-D-FET skala nano. Tim menyelidiki berbagai sumber variabilitas — termasuk ketebalan saluran 2-D, keberadaan pulau bilayer dan templat pertumbuhan 2-D — dan dampaknya masing-masing pada kinerja listrik (terutama pada rezim subthreshold). Quentin Smets, peneliti senior di imec dan penulis pertama makalah ‘variabilitas’: “Sebagai kesimpulan utama, kami menemukan bahwa variabilitas dapat sangat dikurangi jika kita menipiskan saluran berbasis 2-D menjadi satu lapisan tunggal seragam. Ini adalah hasil yang menggembirakan, karena saluran yang sangat tipis akan dibutuhkan untuk penskalaan transistor lebih lanjut. ”


Imec menunjukkan kinerja yang sangat baik dalam FET ultra-skala dengan saluran material 2-D


Informasi lebih lanjut:
Memperkenalkan 2D-FET dalam peta jalan penskalaan perangkat menggunakan DTCO, Z. Ahmed et al. Konferensi IEDM 2020

Integrasi skala wafer dari WS berpagar ganda2-transistor dalam 300mm Si CMOS fab, I. Asselberghs et al. Konferensi IEDM 2020

WS sintetis gerbang ganda2 MOSFET dengan 120µS / µm Gm 2.7µF / cm2 kapasitansi dan saluran ambipolar, D. Lin et al. Konferensi IEDM 2020

Sumber variabilitas dalam MoS berskala2 FETs, Q. Smets et al. (Makalah sorotan IEDM) Konferensi IEDM 2020

Kutipan: Imec memperkenalkan materi 2-D dalam peta jalan penskalaan perangkat logika (2021, 12 Januari) diambil 12 Januari 2021 dari https://techxplore.com/news/2021-01-imec-d-materials-logic-device.html

Dokumen ini memiliki hak cipta. Selain dari transaksi yang adil untuk tujuan studi atau penelitian pribadi, tidak ada bagian yang boleh direproduksi tanpa izin tertulis. Konten disediakan untuk tujuan informasi saja.


Halaman Ini Di Persembahkan Oleh : Togel Hongkong